PDPに関する特許についてのご説明(その4)

前回の投稿からずいぶん経ってしまいました、伊東です。

そろそろ梅雨が明けようかという時期になりましたが、皆さんいかがお過ごしですか？

私は、吉祥寺のカッパというもつ焼きやさんに行ってきまして

ここのレバ刺しが果てしなくおいしいんですよね、また行きたいです。

では、今回はいよいよ権利化した駆動波形に関する

神髄をご説明していきたいと思います。

まずは、駆動波形を再度掲載いたします。

図MNU-0002-001　駆動波形(再掲)

この波形の特徴としては、Aのようないわゆる二段階パルスとして

高発光効率化を目指している駆動方式に対して高電界を印加している

２段目のパルスでの放電強度を著しく減少させています。

この方法を実現するために最も重要な役割を果たしているのが

休止期間と呼ばれる、電界を印加しないタイミングです。

上図でB図のt = t2 ~ t = t3のタイミングがそれにあたります。

この期間があることによって、内部に存在するプライミング粒子によって

形成される内部エネルギーを弱くすることにより、t = t3以降での放電を

極限まで弱くすることが可能となります。

その結果、高い電界強度である期間での放電を弱くすることができ

全体としての放電強度を抑えることにつながるのです。

今までの考え方では、A図のような放電回数を増やすことによる

放電電流ピーク値の削減が主な効率向上手段として考えられてきましたが

今回は放電回数を増やすことが目的ではありません。

従って、A図では主放電が２段階目のパルス時の放電となりますが

B図では１段階目の放電が主放電となります。

従いまして、根本的に最適化方針が異なります。

一つ一つの放電に関する細かい内容については次回にするとして

今回は、大まかに新駆動波形の放電それぞれの目的をお知らせしていきたいと思います。

まず、t = t1で印加するパルスはサステインパルスと呼ばれ

主放電電流を発生される表示放電での最も重要なパルスとなります。

ここで発生した電流によってセル壁面にある蛍光体に対してエネルギーを与え

蛍光体を発光させて可視光として取り出します。

次にt = t2から休止期間となりますが、ここで自己消去放電と呼ばれる

エネルギー所帯の高い電子などを再結合させて、セル内の電界強度を下げます。

最後に、t = t3から印加する壁電荷蓄積パルスによって

セル内の電極表面に内部電界(壁電荷)を蓄積し、蓄積壁電荷によって

t = t4以降のサステイン放電を持続することを実現しています。

では、また。